Intel Ponte Vecchio і AMD Zen 3 паказваюць абяцанне перадавых тэхналогій упакоўкі паўправаднікоў

На гэтым тыдні Intel і AMD абмеркавалі некаторыя са сваіх самых перадавых дызайнаў чыпаў на Міжнароднай канферэнцыі па цвёрдацельных схемах і падкрэслілі ролю, якую адыгрывае ўдасканаленая ўпакоўка ў іх будучых прадуктах высокага класа чыпаў. У абодвух выпадках уражлівыя новыя магчымасці прадукцыйнасці зыходзяць з модульных падыходаў, якія аб'ядноўваюць будаўнічыя блокі, вырабленыя на розных вытворчасцях з выкарыстаннем розных вытворчых працэсаў. Гэта ілюструе велізарны патэнцыял упакоўкі чыпаў у будучыні паўправадніковых інавацый.

Мэтавым рынкам Intel для Ponte Vecchio з'яўляецца высокапрадукцыйны модуль для ўбудавання ў вялікія сістэмы цэнтра апрацоўкі дадзеных. Гэта графічны працэсар (GPU) і прызначаны для прымянення штучнага інтэлекту, машыннага навучання і камп'ютэрнай графікі. Ён названы ў гонар сярэднявечнага каменнага моста, які злучае плошчу Сіньёрыі на адным беразе ракі Арно ў Фларэнцыі, Італія, з палацам Піці на другім беразе. Адным з асноўных момантаў дызайну з'яўляецца тое, як ён злучае мноства спецыялізаваных чыплетаў - будаўнічых блокаў інтэгральнай схемы, якія прызначаны для аб'яднання ў поўныя сістэмы.

Ponte Vecchio выкарыстоўвае восем «плітак», вырабленых па самым сучасным 5-нм тэхпрацэсе Taiwan Semiconductor Manufacturing Company (TSMC). Кожная плітка мае восем «X^e»ядраў, і кожнае з васьмі ядраў, у сваю чаргу, мае восем вектарных і восем спецыялізаваных матрычных рухавікоў. Пліткі размяшчаюцца на «базавай плітцы», якая злучае іх з памяццю і знешнім светам з дапамогай гіганцкай тканіны выключальніка. Гэтая базавая плітка створана з выкарыстаннем працэсу кампаніі “Intel 7”, што з'яўляецца новай назвай для пашыранага 10-нм вытворчага працэсу SuperFin. Існуе таксама высокапрадукцыйная сістэма памяці пад назвай «RAMBO», што расшыфроўваецца як Random Access Memory, Bandwidth Optimized, якая была пабудавана на базавай плітцы з выкарыстаннем тэхналогіі ўзаемасувязі Intel 7 Foveros. Таксама ўключана мноства іншых будаўнічых блокаў.

Дызайн Ponte Vecchio - гэта тэматычнае даследаванне гетэрагеннай інтэграцыі - аб'яднанне 63 розных плітак (47, якія выконваюць вылічальныя функцыі, і 16 для кіравання тэмпературай) з агульнай колькасцю больш за 100 мільярдаў транзістараў у адным корпусе памерам 77.5 x 62.5 мм (прыблізна 3 x 2.5 цалі). Гэта было не так даўно, калі такая вялікая вылічальная магутнасць запоўніла склад і патрабавала ўласнага падключэння да электрычнай сеткі. Інжынерных праблем у такой канструкцыі шмат:

Злучэнне ўсіх частак. Дызайнерам патрэбны спосаб перамяшчэння сігналаў паміж усімі разрозненымі чыпамі. У былыя часы гэта рабілася з дапамогай правадоў або слядоў на друкаваных поплатках, а мікрасхемы прымацоўваліся шляхам паяння іх да поплаткаў. Але гэта даўно вычарпалася, бо павялічылася колькасць сігналаў і хуткасць. Калі вы змесціце ўсё ў адзін чып, вы можаце злучыць іх металічнымі дарожкамі на задняй частцы вытворчага працэсу. Калі вы хочаце выкарыстоўваць некалькі чыпаў, гэта азначае, што вам трэба шмат злучальных штыфтоў, і вы хочаце, каб злучальныя адлегласці былі кароткімі. Для падтрымкі гэтага Intel выкарыстоўвае дзве тэхналогіі. Па-першае, гэта яго «ўбудаваны мост з некалькімі плашкамі» (EMIB), які зроблены з невялікага кавалачка крэмнію, які можа забяспечваць сотні ці тысячы злучэнняў адначасова, а па-другое, гэта яго тэхналогія стэкавання Foveros, упершыню выкарыстаная ў мабільным працэсары Lakefield.

Пераканайцеся, што ўсе часткі сінхранізаваны. Пасля таго, як вы злучыце шмат розных частак, вам трэба пераканацца, што ўсе часткі могуць размаўляць адна з адной сінхронна. Звычайна гэта азначае размеркаванне сігналу сінхранізацыі, вядомага як тактавы сігнал, каб усе мікрасхемы маглі працаваць узгоднена. Аказалася, што гэта не трывіяльна, бо сігналы маюць тэндэнцыю да перакосаў, а навакольнае асяроддзе вельмі шумнае, з вялікай колькасцю сігналаў, якія падскокваюць. Напрыклад, кожная плітка вылічэнняў мае больш за 7,000 злучэнняў у прасторы плошчай 40 квадратных міліметраў, так што гэта шмат, каб падтрымліваць сінхранізацыю.

Кіраванне цяплом. Кожная модульная плітка патрабуе вялікай магутнасці, і раўнамерная дастаўка яе па ўсёй паверхні, адначасна адводзячы цяпло, якое выпрацоўваецца, з'яўляецца вялікай праблемай. Мікрасхемы памяці былі складзены на працягу некаторага часу, але цяпло, якое выдзяляецца, размяркоўваецца даволі раўнамерна. Працэсарныя чыпы або пліткі могуць мець гарачыя кропкі ў залежнасці ад таго, наколькі інтэнсіўна яны выкарыстоўваюцца, і кіраваць цяплом у трохмерным стосе чыпаў няпроста. Intel выкарыстала працэс металізацыі для задніх бакоў чыпаў і аб'яднала іх з размеркавальнікамі цяпла, каб апрацоўваць прагназаваныя 3 Вт, якія ствараюцца сістэмай Ponte Vecchio.

Першапачатковыя вынікі лабараторыі, пра якія паведаміла Intel, уключалі прадукцыйнасць >45 тэрафлопс. Суперкампутар Aurora, які будуецца ў Аргонскай нацыянальнай лабараторыі, будзе выкарыстоўваць больш за 54,000 18,000 Ponte Vecchio разам з больш чым 2 1,000 працэсараў Xeon наступнага пакалення. Aurora мае мэтавую максімальную прадукцыйнасць больш за 1990 экзафлопс, што ў 100 разоў больш, чым машына тэрафлоп. Яшчэ ў сярэдзіне XNUMX-х гадоў, калі я займаўся суперкампутарным бізнесам, машына з магутнасцю адзін тэрафлоп каштавала навуковы праект у XNUMX мільёнаў долараў.

Zen 3 ад AMD

AMD распавяла аб сваім мікрапрацэсарным ядры Zen 3 другога пакалення, пабудаваным па 7-нм тэхпрацэсе TSMC. Гэта ядро ​​мікрапрацэсара было распрацавана для выкарыстання ва ўсіх сегментах рынку AMD, ад маламагутных мабільных прылад, настольных камп'ютараў і да самых магутных сервераў цэнтра апрацоўкі дадзеных. Галоўным прынцыпам гэтай стратэгіі было ўпакоўка ядра Zen 3 з функцыямі падтрымкі ў выглядзе «асноўнага комплексу» на адным чыплеце, які служыў модульнымі будаўнічымі блокамі, падобна пліткам Intel. Такім чынам, яны маглі спакаваць восем мікрасхем разам для высокапрадукцыйнага працоўнага стала або сервера або чатыры мікрасхемы для сістэмы каштоўнасцяў, напрыклад, танную хатнюю сістэму, якую я мог бы купіць. AMD таксама ўкладвае мікрасхемы вертыкальна, выкарыстоўваючы так званыя скразныя крэмніевыя адтуліны (TSV), спосаб злучэння некалькіх мікрасхем, размешчаных адна на адной. Ён таксама можа аб'яднаць ад двух да васьмі такіх чыплетаў з сервернай матрицей, вырабленай па 12-нм тэхпрацэсе GlobalFoundries, каб зрабіць яго 3^rd серверныя чыпы пакалення EPYC.

Выдатная магчымасць, якую падкрэсліваюць Ponte Vecchio і Zen 3, - гэта магчымасць змешваць і спалучаць чыпы, зробленыя з выкарыстаннем розных працэсаў. У выпадку Intel гэта ўключала ў сябе дэталі, вырабленыя як на яе ўласных, так і на самых перадавых працэсах TSMC. AMD можа аб'яднаць дэталі ад TSMC і GlobalFoundries. Вялікая перавага злучэння меншых чыплетаў або плітак разам, а не проста стварэння аднаго вялікага чыпа, заключаецца ў тым, што меншыя будуць мець лепшую вытворчасць і, такім чынам, менш дарагія. Вы таксама можаце камбінаваць новыя чыплеты са старымі праверанымі, якія, як вы ведаеце, добрыя, або зробленыя па менш дарагім працэсе.

Дызайн AMD і Intel з'яўляецца тэхнічным туры сілы. Без сумневу, яны азначаюць шмат напружанай працы і навучання, а таксама вялікія інвестыцыі рэсурсаў. Але гэтак жа, як IBM прадставіла модульныя падсістэмы ў сваім мэйнфрэйме System/360 у 1960-х гадах, а персанальныя кампутары сталі модульнымі ў 1980-х гадах, модульнае раздзяленне крамянёвых мікрасістэм, прыкладам якіх з'яўляюцца гэтыя дзве канструкцыі і якое забяспечваецца ўдасканаленай упакоўкай мікрасхем, прадвесціць значны тэхналагічны зрух. Зразумела, многія магчымасці, паказаныя тут, па-ранейшаму недасягальныя для большасці стартапаў, але мы можам сабе ўявіць, што калі тэхналогія стане больш даступнай, яна выкліча хвалю інавацый, якія спалучаюць і спалучаюць.